设为首页收藏本站
开启辅助访问 切换到宽版

 找回密码
 立即注册

QQ登录

只需一步，快速开始

热门： 51单片机 | 24小时必答区 | 单片机教程 | 单片机DIY制作 | STM32 | Cortex M3 | 模数电子 | 电子DIY制作 | 音响/功放 | 拆机乐园 | Arduino | 嵌入式OS | 程序设计

搜索
»论坛 › 嵌入式/单片机论坛› FPGA/CPLD
收藏本版 (27) |订阅|存档

FPGA/CPLD 今日: 0|主题: 732|排名: 30 

新窗 全部主题  最新主题  最新回复  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 FPGA学习之引脚分配 uid:105323 2016-3-4 01:28 03226 2016-3-4 01:28
预览 FPGA学习之嵌入式锁相环模块ALTPLL的配置和调用 uid:105323 2016-3-4 01:28 05584 2016-3-4 01:28
预览 verilog中`timescale的定义与作用 uid:105323 2016-2-23 17:45 05355 2016-2-23 17:45
预览 串口模块 uid:105323 2016-2-23 17:44 02583 2016-2-23 17:44
预览 reg型和memory型数据 uid:105323 2016-2-23 17:42 03753 2016-2-23 17:42
预览 两仪性与多义性的问题 uid:105323 2016-2-23 17:41 01852 2016-2-23 17:41
预览 verilog HDL中wire和reg的区别 uid:105323 2016-2-23 17:39 04092 2016-2-23 17:39
预览 FPGA基础知识及其工作原理 attach_img uid:105323 2016-2-23 04:07 12514 2016-2-23 13:00
预览 Quartus II常见错误 uid:105323 2016-2-23 04:05 08012 2016-2-23 04:05
预览 SOPC自定义外设 uid:105323 2016-2-23 04:03 01828 2016-2-23 04:03
预览 signaltap使用简记 uid:105323 2016-2-23 04:02 014036 2016-2-23 04:02
预览 Quartus II宏功能模块 uid:105323 2016-2-23 04:01 03626 2016-2-23 04:01
预览 DMA控制器使用 uid:105323 2016-2-23 03:59 02254 2016-2-23 03:59
预览 在Quartus中利用SOPC Builder做总线仲裁 uid:105323 2016-2-23 03:58 02924 2016-2-23 03:58
预览 自定义外设 uid:105323 2016-2-23 03:56 02121 2016-2-23 03:56
预览 verilog综合小结 uid:105323 2016-2-23 03:54 01912 2016-2-23 03:54
预览 SOPC自定义模块的添加和接口信号的自动识别 uid:105323 2016-2-23 03:47 03045 2016-2-23 03:47
预览 如何以32 bit的方式存取SDRAM uid:105323 2016-2-23 03:35 04255 2016-2-23 03:35
预览 Avalon-MM接口中waitrequest信号的实现 uid:105323 2016-2-23 03:34 04592 2016-2-23 03:34
预览 sopc自定义外设设计总结 uid:105323 2016-2-23 03:32 03026 2016-2-23 03:32
预览 双口RAM原理 uid:105323 2016-2-23 03:31 03684 2016-2-23 03:31
预览 FPGA时序约束的几种方法 uid:105323 2016-2-23 03:31 02317 2016-2-23 03:31
预览 添加时序约束的技巧分析 uid:105323 2016-2-23 03:30 02678 2016-2-23 03:30
预览 FPGA设计中加时序约束 uid:105323 2016-2-23 03:29 01895 2016-2-23 03:29
预览 读SRAM时序约束分析 uid:105323 2016-2-23 03:28 02725 2016-2-23 03:28
预览 在FPGA设计环境中加时序约束 uid:105323 2016-2-23 03:28 02139 2016-2-23 03:28
预览 FPGA-爱FPGA，爱生活 uid:105323 2016-2-23 03:27 04372 2016-2-23 03:27
预览 扇入（fan-in）与扇出（fan-out） attach_img uid:105323 2016-2-23 03:23 09844 2016-2-23 03:23
预览 时序约束几个概念 uid:105323 2016-2-23 03:22 03110 2016-2-23 03:22
预览 寄存器、锁存器和触发器 uid:105323 2016-2-23 03:22 03615 2016-2-23 03:22
预览 SignalTap II观测wire型数据 uid:105323 2016-2-23 03:21 02664 2016-2-23 03:21
预览 Verilog中parameter和define的区别 uid:105323 2016-2-23 03:20 04204 2016-2-23 03:20
预览 Verilog状态机学习 uid:105323 2016-2-23 03:19 02927 2016-2-23 03:19
预览 Verilog中函数与任务比较 uid:105323 2016-2-23 03:15 02293 2016-2-23 03:15
预览 提高FPGA系统的工作速度 attach_img uid:105323 2016-2-23 02:20 03529 2016-2-23 02:20
预览 Quartus 的文件管理 uid:105323 2016-2-23 01:37 02627 2016-2-23 01:37
预览 FPGA时钟管理—PLL和DLL attach_img uid:105323 2016-2-23 01:27 06930 2016-2-23 01:27
预览 四种常用FPGA/CPLD设计思想与技巧 uid:105323 2016-2-23 01:25 01433 2016-2-23 01:25
预览 FPGA电压 uid:105323 2016-2-23 01:24 01685 2016-2-23 01:24
预览 时序分析—多周期路径（Multicycle Paths）检查 网表文件 Altera器件时序模型 uid:105323 2016-2-23 01:21 16481 2016-2-23 01:23
预览 Verilog实现时钟的奇数分频 uid:105323 2016-2-23 01:20 03820 2016-2-23 01:20
预览 同步FIFO和异步FIFO的Verilog实现 uid:105323 2016-2-23 01:19 08284 2016-2-23 01:19
预览 同步FIFO的Verilog实现 uid:105323 2016-2-23 01:19 03062 2016-2-23 01:19
预览 单精度二进制数表示 uid:105323 2016-2-23 01:16 02359 2016-2-23 01:16
预览 FPGA基本结构 uid:105323 2016-2-23 01:16 01896 2016-2-23 01:16
预览 HDL 4.5倍分频 uid:105323 2016-2-23 01:15 01982 2016-2-23 01:15
预览 FPGA时序时序分析中的基本概念 uid:105323 2016-2-23 01:13 04234 2016-2-23 01:13
预览 基于FPGA的嵌入式系统设计思考之一二 agree uid:103513 2016-1-17 03:46 02067 2016-2-8 14:43
预览 FPGA工程师面试试题100 uid:104835 2016-2-1 00:30 03636 2016-2-1 00:30
预览 FPGA中的亚稳态和异步FIFO的作用 uid:104835 2016-2-1 00:22 02413 2016-2-1 00:22
下一页 »
1 ...789101112131415下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

返回顶部 返回版块