找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (27) |订阅|存档

FPGA/CPLD 今日: 0|主题: 742|排名: 31 

作者 回复/查看 最后发表
预览 时序分析—多周期路径(Multicycle Paths)检查 网表文件 Altera器件时序模型 uid:105323 2016-2-23 01:21 17230 2016-2-23 01:23
预览 Verilog实现时钟的奇数分频 uid:105323 2016-2-23 01:20 04368 2016-2-23 01:20
预览 同步FIFO和异步FIFO的Verilog实现 uid:105323 2016-2-23 01:19 08890 2016-2-23 01:19
预览 同步FIFO的Verilog实现 uid:105323 2016-2-23 01:19 03733 2016-2-23 01:19
预览 单精度二进制数表示 uid:105323 2016-2-23 01:16 02909 2016-2-23 01:16
预览 FPGA基本结构 uid:105323 2016-2-23 01:16 02500 2016-2-23 01:16
预览 HDL 4.5倍分频 uid:105323 2016-2-23 01:15 02571 2016-2-23 01:15
预览 FPGA时序时序分析中的基本概念 uid:105323 2016-2-23 01:13 05075 2016-2-23 01:13
预览 基于FPGA的嵌入式系统设计思考之一二 agree uid:103513 2016-1-17 03:46 02726 2016-2-8 14:43
预览 FPGA工程师面试试题100 uid:104835 2016-2-1 00:30 04279 2016-2-1 00:30
预览 FPGA中的亚稳态和异步FIFO的作用 uid:104835 2016-2-1 00:22 02957 2016-2-1 00:22
预览 modelsim很好用!!做RTL级仿真比Quartus好用多了!!推荐!! uid:104287 2016-1-31 23:51 010233 2016-1-31 23:51
预览 Libero License 申请 uid:104287 2016-1-31 23:49 03945 2016-1-31 23:49
预览 FPGA逻辑综合 uid:104287 2016-1-31 23:48 03107 2016-1-31 23:48
预览 FPGA—LUT 结构介绍 uid:104287 2016-1-31 23:44 05216 2016-1-31 23:44
预览 FPGA几种特殊分频方式 uid:104287 2016-1-31 23:42 03834 2016-1-31 23:42
预览 SCFIFO与DCFIFO功能块的原理与使用方法 uid:104287 2016-1-31 04:36 06894 2016-1-31 04:36
预览 影响FPGA设计中时钟因素的探讨 uid:104287 2016-1-31 04:30 02722 2016-1-31 04:30
预览 HDMI EDID扩展字节(0x80 ~ 0xFF) uid:104287 2016-1-31 04:29 05094 2016-1-31 04:29
预览 门控时钟和时钟使能的理解 uid:104287 2016-1-31 04:28 011400 2016-1-31 04:28
预览 NIOS II 软核性能标准 uid:104287 2016-1-31 04:23 03203 2016-1-31 04:23
预览 全局时钟--复位设计 uid:104287 2016-1-31 04:22 03290 2016-1-31 04:22
预览 FPGA中亚稳态—让你无处可逃 uid:104287 2016-1-31 04:20 02984 2016-1-31 04:20
预览 嵌入式逻辑分析仪SignalTap II 设计范例 uid:104287 2016-1-31 04:18 03046 2016-1-31 04:18
预览 NIOS II 9.1 SP1中断问题 uid:104287 2016-1-31 04:17 04564 2016-1-31 04:17
预览 quartus6 中文手册节选 uid:104287 2016-1-31 03:53 02434 2016-1-31 03:53
预览 Altera的时序分析(setup/hold实图版本) uid:104287 2016-1-31 03:50 03477 2016-1-31 03:50
预览 时序约束中 跨时钟域的时钟约束 uid:104287 2016-1-31 03:49 03149 2016-1-31 03:49
预览 set_false_paths uid:104287 2016-1-31 03:47 02855 2016-1-31 03:47
预览 cyclone 2开发板原理图和pcb文件下载 attach_img uid:104287 2016-1-30 20:04 04986 2016-1-30 20:04
预览 FPGA扫盲之:初学建议 agree uid:104287 2016-1-30 04:41 03756 2016-1-30 04:41
预览 关于nios,一个高人的一些见解 uid:104287 2016-1-30 04:38 02852 2016-1-30 04:38
预览 FPGA学习日志 uid:104287 2016-1-30 04:35 12723 2016-1-30 04:35
预览 有限状态机设计的一般步骤 uid:104287 2016-1-30 04:33 05698 2016-1-30 04:33
预览 FPGA芯片管脚解释 uid:104287 2016-1-30 04:32 02779 2016-1-30 04:32
预览 Verilog数字系统设计 uid:104287 2016-1-30 03:40 03078 2016-1-30 03:40
预览 quartusII原理图输入设计详解攻略 agree uid:104287 2016-1-30 03:30 05988 2016-1-30 03:30
预览 Critical Warning: Synopsys Design Constraints File file not found: FPGA中的警告 uid:104126 2016-1-23 00:15 021035 2016-1-23 00:15
预览 visio画程序流程图 uid:102668 2016-1-16 06:53 06083 2016-1-16 06:53
预览 FPGA难学有四大原因 agree uid:65439 2016-1-12 16:57 03244 2016-1-12 16:57
预览 求大神帮忙VHDL的算术计算器电路设计 谢谢 新人帖 uid:97511 2015-11-28 22:17 13021 2015-11-29 18:16
预览 哪些FPGA的管脚比较少? uid:81283 2015-11-2 13:07 14123 2015-11-3 22:16
预览 搞定HDLCompiler:499 line:Illegal operation with real number attach_img uid:91350 2015-11-1 18:03 05317 2015-11-1 18:03
预览 FPGA应用—按键控制led 原理图+程序+制作详解 attach_img uid:91350 2015-11-1 17:11 010049 2015-11-1 17:11
预览 FPGA应用—电子钟程序+原理图+制作详解 attach_img uid:91350 2015-11-1 17:00 06882 2015-11-1 17:00
预览 FPGA设计中的一个小分析 attach_img uid:91350 2015-11-1 16:49 02951 2015-11-1 16:49
预览 搞定can,t place multiple pins assigned to pin location pin_101 attach_img uid:91350 2015-11-1 16:03 015693 2015-11-1 16:03
预览 在verilog中调用VHDL模块 uid:91350 2015-11-1 15:59 07578 2015-11-1 15:59
预览 FPGA降低设计资源的技巧 attach_img uid:91350 2015-11-1 15:32 04357 2015-11-1 15:32
预览 边沿检测中需要注意的细节 attach_img uid:91350 2015-10-28 20:44 04667 2015-10-28 20:44
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

返回顶部 返回版块